产品介绍
该平台解决数模混合IC设计中的核心痛点:纯数字仿真(EDA Simulation)无法还原模拟电路的高精度非线性、噪声和动态特性。方案利用MCU运行真实算法,与真实模拟外设(功放、电源网络、传感器AFE等)直连验证;同时基于c2v编译器基础设施,将同一套C代码直接编译为可综合Verilog RTL,实现"一次编码,软硬复用"的敏捷硬件开发流程。
主要参数
● 编译器前端c2v:C→Verilog端到端转换
● C语法约束:禁止动态内存分配、限制指针操作,面向硬件综合子集
● 流水线生成:自动分析循环数据依赖,生成多级流水线并计算起始间隔(II)
● 支持嵌入verilog blackbox:可嵌入verilog代码,用于状态机控制,数据反压处理等
● 溢出防护:自动生成硬件级饱和截断逻辑,防止数据溢出导致系统震荡
● 目标应用:数字电源、电机控制、传感器AFE、音频功放等数模混合IC
● 输出:标准Verilog RTL,可直接用于FPGA原型验证或ASIC综合
资料下载
价格
请邮件sales@eedesign.top咨询